Matrix-Multiplikation auf der CPU III
{"Image DocumentName": "Matrix-Multiplikation auf der CPU III", "Image ImageDescription": "hierarchisches Speichermodell. 2 bis 3 separate Caches. in Gr\u00f6\u00dfe, Bandbreite und Latenz gestaffelte. Optimierung des Speicherzugriffes. gestaffelte Schleifen: blocking. Schleifengr\u00f6\u00dfen jeweils in Gr\u00f6\u00dfenordnung der Caches. Friedrich-Alexander-Universit\u00e4t Erlangen-N\u00fcrnberg. Frank Hannig.", "Image XResolution": "37", "Image YResolution": "37", "Image ResolutionUnit": "Pixels/Centimeter", "Image Software": "SlidePlayer", "Image YCbCrPositioning": "Centered"}